PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08186086 A

(43) Date of publication of application: 16 . 07 . 96

(51) Int. CI

H01L 21/285 H01L 21/3205 H01L 29/78

(21) Application number:

06327573

(22) Date of filing: 28 . 12 . 94

(71) Applicant:

NEC CORP

(72) Inventor:

URABE KOJI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:


PURPOSE: To introduce the nitrogen of high density into the surface of polycrystalline film by successively forming a polycrystalline silicon film a silicon nitride film and a titanium silicide film and making nitrogen in the silicon nitride film react to titanium in the titanium silicide film by heat treatment to form a titanium nitride film.


CONSTITUTION: A gate oxide film 2 and a polycrystalline silicon film 3 in which phosphorus is doped are formed on a silicon substrate 1. Next, a silicon nitride film 4 is formed in the surface of the polycrystalline silicon film 3 in the atmosphere of ammonium by using a quick thermal nitriding method. Next, a titanium silicide film 5 is formed on the silicon nitride film 4 by a sputtering method using a titanium silicide alloy target. A titanium nitride film 6 is formed by making nitrogen in the silicon nitride film 4 react to titanium in the titanium silicide film 5 by high-temperature heat treatment. Next, a gate electrode 7 comprising the titanium silicide film 5, the titanium nitride film 6 and the polycrystalline silicon film 3 is formed by a


photolithography and dry-etching technique.

COPYRIGHT: (C)1996,JPO









(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-186086

(43)公開日 平成8年(1996)7月16日

(51) Int.Cl.⁶

觀別配号

FΙ

技術表示箇所

H01L 21/285

301 T

庁内整理番号

21/3205 29/78

H01L 21/88

29/78

301 G

審査請求 有

請求項の数3 OL (全 4 頁)

(21)出顧番号

(22)出廣日

特顏平6-327573

平成6年(1994)12月28日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 占部 耕児

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 半導体装置の製造方法


(57)【要約】


【目的】半導体装置の電極及び配線において耐熱性を向 上させる。

【構成】シリコン基板1上にゲート酸化膜2と多結晶シ リコン膜3と窒化シリコン膜4を形成する。次で窒化シ リコン膜4上にチタンシリサイド膜5を形成したのち熱 処理し、窒化シリコン膜中の窒素とチタンシリサイド膜 中のチタンを反応させる事により窒化チタン膜6を形成 する。









2

【特許請求の範囲】

【請求項1】 半導体基板上に絶縁膜を形成する工程 と、前記絶縁膜上に多結晶シリコン膜と窒化シリコン膜 とチタンシリサイド膜とを順次形成する工程と、熱処理 により前記窒化シリコン膜中の窒素と前記チタンシリサ イド膜中のチタンとを反応させ窒化チタン膜を形成する 工程を有することを特徴とする半導体装置の製造方法。

【請求項2】 多結晶シリコン膜表面のシリコン原子を 窒化する事により窒化シリコン膜を形成する請求項1記 載の半導体装置の製造方法。

多結晶シリコン膜上にCVD法を用いて 【請求項3】 窒化シリコン膜を形成する請求項1記載の半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特にチタンシリサイド膜を用いた低抵抗の電極配 線の製造方法に関する。

[0002]

【従来の技術】半導体装置の製造工程において、例えば 20 低抵抗で電気的特性の安定したゲート電極を形成する場 合に、チタンシリサイド膜を用いるポリサイド構造が用 いられるが、この時チタンシリサイド膜と多結晶シリコ ン膜の間に相互拡散防止膜として窒化チタン膜を用いる 例が特開昭63-289867号公報に記載されてい る。以下図2を用いて説明する。

【0003】まず図2(A)に示すように、シリコン基 板1上にゲート酸化膜2とリンがドープされた多結晶シ リコン膜3とを形成する。次で多結晶シリコン膜3の表 面付近に窒素イオンの注入を行い窒素イオン注入層8を 30 形成する。

【0004】次に図2(B)に示すように、窒素イオン 注入層8上にチタンシリサイド膜5をチタンシリサイド 合金ターゲットを用いたスパッタ法により形成する。

【0005】次に図2(C)に示すように、高温熱処理 により窒素インオン注入層8の窒素とチタンシリサイド 膜5のチタンを反応させ窒化チタン膜6Aを形成する。 この窒化チタン膜6Aは多結晶シリコン膜とチタンシリ サイド膜との間においてチタン、シリコン及びリンの相 互拡散を抑制し安定した電気的特性を得るために設けら 40 れたバリヤ層である。

【0006】次に図2(D)に示すように、フォトリソ グラフィ技術及びドライエッチング技術を用いて所望の 位置にチタンシリサイド膜5、窒化チタン膜6A及び多 結晶シリコン膜3から構成されるゲート電極7を形成す る。

[0007]

【発明が解決しようとする課題】上述した従来の半導体 装置の製造方法では、以下に示す欠点がある。まずイオ ン注入法を用いて多結晶シリコン膜に窒素を導入してい 50 グラフィ技術及びドライエッチング技術を用いて所望の

るため、窒素濃度は1原子%以下でありその分布は幅を もっている。この為、チタンと結合する窒素が不足して いるのでチタンリッチな窒化チタン膜6Aが形成され る。従って、十分な相互拡散防止効果が得られない為、 多結晶シリコン中の不純物濃度が変化し、V_T 等の特性 が変る。また、窒化チタン膜形成に寄与しなかった窒素 注入層が残存しているため多結晶シリコン膜と窒化チタ ン膜との間の界面抵抗が高くなり、ゲート電極7の抵抗 もあまり下らない。

10 【0008】本発明の目的は、低抵抗でかつ電気的特性 の安定した電極配線を有する半導体装置の製造方法を提 供することにある。

[0009]

【課題を解決するための手段】本発明の半導体装置の製 造方法は、半導体基板上に絶縁膜を形成する工程と、前 記絶縁膜上に多結晶シリコン膜と窒化シリコン膜とチタ ンシリサイド膜とを順次形成する工程と、熱処理により 前記窒化シリコン膜中の窒素と前記チタンシリサイド膜 中のチタンとを反応させ窒化チタン膜を形成する工程を 有することを特徴とするものである。

[0010]

【実施例】次に本発明について図面を用いて説明する。 図1(A)~(D)は本発明の第1の実施例を説明する 為の工程順に示した半導体チップの断面図である。

【0011】まず図1 (A) に示すように、シリコン基 板1上に厚さ5 n mのゲート酸化膜2とリンがドープさ れた厚さ50nmの多結晶シリコン膜3を形成する。次 で急速熱窒化法を用いてアンモニア雰囲気中で700~ 950℃、10~60秒の条件で多結晶シリコ膜3の表 面を窒化し0.1~10nmの窒化シリコン膜4を形成 する。また、プラズマ窒化法を用いて表面窒化を行って もよい。

.【0012】次に、図1 (B) に示すように、窒化シリ コン膜4上にチタンシリサイド合金ターゲットを用いた スパッタ法により、圧力2~15mTorr、パワー1 ~4 kW、基板温度25~500℃の条件の下で厚さ1 00 n mのチタンシリサイド膜5を形成する。

【0013】次に図1 (C) に示すように、例えば80 0℃以上の高温熱処理を行い窒化シリコン膜の窒素とチ タンシリサイド膜5のチタンとを反応させ、0.1~1 0 n mの窒化チタン膜6を形成する。この反応により窒 化シリコン膜4は消滅するが、わずかに残ったとしても 電気的特性上問題はない。窒化チタン膜6は、多結晶シ リコン膜3とチタンシリサイド膜5の間において、チタ ン、シリコン及びリンの相互拡散を抑制し安定した電気 的特性を得るために設けられたバリヤ層である。また、 この髙温熱処理工程はソース・ドレインの不純物活性化 工程で代用できる。

【0014】次に図1(D)に示すように、フォトリソ

3

位置にチタンシリサイド膜5、窒化チタン膜6及び多結晶シリコン膜3より構成されるゲート電極7を形成する。

【0015】このような半導体装置の製造方法によれば、従来技術に比べて膜厚が薄く高濃度の窒素を含む窒化シリコン膜をチタンシリサイド膜と反応させる事ができる為、チタンと窒素の原子比が1:1に近い窒化チタン膜6を形成する事ができる。従って高温熱処理工程においてチタンシリサイド膜5と多結晶シリコン膜3との間のチタン、シリコン及びリンの相互拡散が窒化チタン 10膜によって抑制される為、安定した電気的特性を有するゲート電極を得ることができる。また、本実施例では多結晶シリコン膜上の窒化シリコン膜の形成方法として急速熱窒化法を用いているので、窒化シリコン膜の薄膜化に対する制御性に優れている。

【0016】次に本発明の第2の実施例について説明する。本第2の実施例は窒化シリコン膜をCVD法を用いて形成するものである。

【0017】まず図1(A)に示すように、第1の実施例と同様にシリコン基板1上に5nmのゲート酸化膜2 20とリンがドープされた50nmの多結晶シリコン膜3を形成する。次にLP-CVD法あるいはプラズマCVD法を用いて多結晶シリコン膜3上に0.1~10nmの窒化シリコン膜を形成する。次で窒化シリコン膜上にチタンシリサイド合金ターゲットを用いたスパッタ法により、圧力2~15mT、パワー1~4kW基板温度25~500℃の条件の下で50nmのチタンシリサイド膜を形成する。

【0018】以下第1の実施例と同様に高温熱処理を行い窒化チタン膜を形成したのち、フォトリソグラフィ技 30 術及びドライエッチング技術を用いて所望の位置にチタンシリサイド膜、窒化チタン膜及び多結晶シリコン膜より構成されるゲート電極を形成する。

【0019】本第2の実施例においても従来技術に比べて膜厚が薄く高濃度の窒素を含む窒化シリコン膜をチタンシリサイド膜と反応させる事ができる為、チタンと窒素の原子比が1:1に近い窒化チタン膜を形成する事が

できる。従って高温熱処理工程においてチタンシリサイド膜と多結晶シリコン膜との間のチタン、シリコン及びリンの相互拡散が窒化チタン膜によって抑制される為、 安定した電気的特性を有するゲート電極を得ることができる。

【0020】また、本第2の実施例では多結晶シリコン 膜上の窒化シリコン膜の形成方法としてLP-CVD法 を用いているので、急速熱窒化法に比べて2倍程度量産 性が向上する。

【0021】尚、上記実施例ではゲート電極の形成の場合について説明したが、低抵抗で安定な特性が要求される他の電極配線に適用できることは勿論である。

[0022]

【発明の効果】本発明による半導体装置の製造方法によれば、多結晶シリコン膜上に窒素シリコン膜を形成する方法として急速熱窒化方あるいはLP-CVD法を用いているため、多結晶シリコン膜表面に高濃度の窒素を導入する事ができる。従って、チタンシリサイド膜と多結晶シリコン膜との間に化学量論組成に近い窒化チタン膜が得られるため、高温熱処理工程での相互拡散が十分に抑制される。このため低抵抗でかつ安定した電気的特性を有する電極配線が得られるという効果がある。

[0023]

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明する為の半導体チップの断面図。

【図2】従来の半導体装置の製造方法を説明する為の半 導体チップの断面図である。

【符号の説明】

- 0 1 シリコン基板
 - 2 ゲート酸化膜
 - 3 多結晶シリコン膜
 - 4 窒化シリコン膜
 - 5 チタンシリサイド膜
 - 6, 6A 窒化チタン膜
 - 7 ゲート電極
 - 8 窒素イオン注入層

(D)

(D)